當EMI測試變成噩夢：一個硬體工程師的血淚覺醒

你有沒有過那種感覺？明明以為一切都準備就緒，結果現實狠狠打了你一巴掌。

我永遠記得那個週五下午，坐在EMC實驗室裡，看著螢幕上那片令人絕望的紅色標記。測試工程師淡定地說：「你們的產品EMI測試沒過，這些頻點全部超標。」

怎麼說呢，那種感覺就像是你精心準備了一個月的報告，結果台下的老闆直接說「從頭再來」一樣。

第一次慘敗：磁珠大法好？

當時我還年輕氣盛，覺得EMI問題不就是噪訊太大嘛，加點濾波器不就解決了？

EMC工程師很熱心地建議：「這邊加個磁珠，那邊放個LC濾波器，應該就能壓下去。」聽起來很有道理對吧？我們就這樣在PCB上東加西加，像在做拼圖一樣。

結果呢？花了快兩萬塊錢的額外成本，EMI測試結果只改善了可憐的2-3dB。你懂那種挫敗感嗎？就像是用小水桶想要撲滅一棟燃燒的大樓。

那時候我開始懷疑，是不是我們的方向根本就錯了？

頻譜背後的故事

後來遇到一位資深的EMI工程師，他看了看我們的測試報告，只是淡淡地問了一句：「你有沒有仔細看過這些fail點的頻率分布？」

老實說，我從來沒有。以前總是拿到紅色標記就開始慌，哪還有心思去分析什麼頻率規律。

他指著螢幕說：「你看，這些峰值是不是有等間隔的規律？88.5MHz、177MHz、265.5MHz...」我仔細一算，天啊！177-88.5=88.5，265.5-177=88.5，完全等間隔！

「這說明你的干擾源主頻是88.5MHz，其他都是諧波。現在去找找你電路中哪個區塊的頻率是88.5MHz。」

回去翻了設計資料才發現，我們的Buck電源開關頻率設定就是88.5MHz！這就像是破案一樣，終於找到罪魁禍首了。

第二次挫折：昂貴的教訓

既然知道問題出在Buck電源，我開始認真研究電源EMI的控制方法。網路上的資料都說要用低ESL電容，什麼3端子電容、寬電極電容，聽起來很厲害的樣子。

二話不說就訂了一批，每顆要多花2塊錢台幣，心想這次總該搞定了吧？

結果測試一樣爛。

我幾乎要崩潰了，明明用了最好的電容，為什麼還是沒效果？

那位工程師前輩看了我的PCB佈局，搖搖頭：「你選了0.1nH的低ESL電容，但是你看，這個Via導孔就貢獻了1nH的寄生電感。0.1+1=1.1nH，你的精心選擇完全被一個小小的導孔抵消了。」

我當時真的想撞牆。花了那麼多錢買昂貴電容，結果敗在一個不起眼的Via上？

{%preview https://www.protoexpress.com/blog/decoupling-capacitor-placement-guidelines-pcb-design/ %}

血淚覺醒：細節決定成敗

這次我學乖了，開始重新檢視整個設計流程。

原來Buck電源的輸入旁路電容，在開關瞬間會承受極大的di/dt電流變化，這個電容產生的EMI噪訊甚至比輸出電感還要大。而且最關鍵的是，它的佈局位置比什麼都重要。

我重新設計了PCB佈局：

電容必須緊鄰電源IC：不管有什麼電阻電感擋住，全部挪開。這個電容的佈局擁有最高優先級，其他元件都要為它讓路。

避免Via換層：盡量讓電容和IC待在同一面，實在需要Via的話，就多打幾顆並聯，而且電源和地的Via要儘可能靠近。

地層完整性：不亂切地層，保持參考地層完整。這個對控制共模雜訊特別有效。

還有個小技巧，電感要選有標示方向性的，把起繞點標記靠近IC的SW引腳，光這個細節就能多改善6dB。

Ti - Reducing Conducted EMI in a Buck Converter for 48 V Automotive Applications

意外的收穫

這次改版後的測試結果讓我驚喜，EMI改善了12dB！不但通過測試，還有很大的margin。

更讓我意外的是成本，這次改版幾乎沒增加任何成本。相比之下，我第一次那種「外掛濾波器」的做法，不但效果差還花費不菲。

後來我才知道，根據最新的市場研究，EMI濾波器市場預計在2025-2032年會以4.1%的年複合成長率增長，EMI屏蔽材料市場在2024年已經達到83億美元的規模。這說明業界面臨的EMI挑戰越來越嚴重，但很多人還是在用「症狀治療」而非「根本治療」的方式。

那些年我們踩過的坑

回想起來，我們硬體工程師最容易犯幾個錯誤：

照抄原廠參考設計：原廠EVM的電感值通常是按最大電流設計，實際用起來漣波比往往高達60%以上。正確做法是根據實際耗電調整電感值，讓漣波比控制在20-30%。

忽略Via的寄生效應：1.6mm板厚的Via大約貢獻1nH寄生電感，這個數字可能比你精心選擇的低ESL電容還大。

搞錯雜訊類型：RE輻射測試fail通常是共模雜訊問題，不是差模。用X2Y電容比傳統磁珠有效多了。

缺乏系統性思考：總是哪裡出問題就往哪裡貼OK繃，沒有從源頭控制的觀念。

現在的我會這樣做

如果讓我重新來過，我會在設計階段就建立checklist：

• 識別所有開關頻率和時鐘頻率，預測可能的干擾頻段
• Buck電源的旁路電容佈局擁有最高優先級
• 電容選型重點看ESL而非ESR
• PCB佈局避免關鍵路徑的Via換層
• 地層保持完整，不亂切割

測試階段遇到問題時：

• 用頻譜分析找等間隔峰值，識別主頻
• 對應到具體電路區塊
• 從源頭解決，而不是外掛濾波器

寫在最後

你懂嗎，經過這幾次挫折後，我對EMI設計有了完全不同的認知。以前總覺得EMI很玄，像是黑魔法一樣不可捉摸。現在才知道，其實它有很清晰的物理原理和系統性的解決方法。

最重要的領悟是：EMI問題的最佳解決方案，永遠在設計階段而非測試階段。

如果你現在也在為EMI問題頭痛，建議先停下來，回到源頭思考。不要急著加濾波器，先用頻譜分析找到真正的干擾源。往往一個正確的診斷，勝過十個昂貴的濾波器。

畢竟，我們是工程師，不是修修補補的工匠。解決問題的優雅方式，應該是理解問題的本質，然後從根本上消除它。

你說對吧？

---

參考資料

https://www.padtinc.com/2020/01/14/reduce-emi-with-good-signal-integrity-habits/

本文基於實際工程經驗撰寫，如果你也有類似的EMI血淚史，歡迎在評論區分享。讓我們一起從失敗中學習，從挫折中成長。

---

本文最初發布於 HackMD @BASHCAT。